安徽师范大学电子系统设计课程大纲本科教学大纲由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“安徽师范大学教务系统”。
理论类课程大纲
课程名称:电子系统设计
一、课程概况
所属专业: 课程类型: 开课学期: 学时： 拟使用教材：
潘松《EDA技术实用教程》（第五版）.科学出版社.2013年 国内(外)现有教材：
江国强《EDA技术与应用》（第四版）.北京：电子工业出版社.2014年 周振超《EDA技术及应用》.清华大学出版社.2015 学习参考资料
侯伯亨《VHDL硬件描述语言与数字逻辑电路设计》西安电子科技大学出版社.2002年
黄沛昱《 EDA技术与VHDL设计实验指导》.西安电子科技大学出版社.2002年 自动化 专业基础课程 4 24
开课单位： 课程代码: 学分： 核心课程:
物理与电子信息学院 0845240 2 是
二、课程描述（300字以内）
本课程是自动化专业的是电子类专业一门重要的专业基础课，系统地介绍EDA基础知识、常用的EDA开发工具、FPGA/CPLD器件、硬件描述语言、项目设计等内容，EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。本课程基于可编程逻辑器件（CPLD、FPGA），系统介绍其开发及应用，这些器件可以通过软件编程而对其硬
件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。通过学习，提高学生应用计算机和设计软件对电子电路进行自动化设计和分析的能力，为今后的学习和就业奠定基础。
三、课程目标
课程主要目标是使学生了解现代电子电路设计自动化的基本流程，了解CPLD和FPGA等可编程逻辑器件的硬件结构、原理和特性，熟悉EDA设计方法，掌握VHDL设计语言，利用EDA开发工具进行数字系统的设计及仿真，从而提高学生应用计算机对电子电路进行自动化设计和分析的能力，为今后学习和就业奠定重要的基础。
四、教学要求
授课教师将按照学校本科教学工作有关要求做好课程教学各项工作，严格按照课表规定的时间、地点上课，不迟到、不早退，将根据本大纲要求，认真备课完成教案与讲稿编写等各项课前准备工作；授课过程力求内容充实、概念准确、思路清晰、详略得当、逻辑性强、重难点突出，力戒平铺直叙、照本宣科，同时重视对学生的学习方法指导和课堂教学效果信息的反馈，实现教与学的双向互动；同时将结合课程目标要求，做好考核内容设计，并严格按照本大纲要求做好出勤率统计、作业评价等各项工作。
学习是大学生自己的责任和义务，学生应根据课程大纲要求制定本门课程学习计划，加强学业管理，严格自我要求，提升自主学习能力，主动适应课程学习要求。参与课堂教学活动不迟到、不早退，无正当理由不请假，上课认真听讲，不做任何与课堂教学无关事宜，不使用手机，积极与授课教师进行教学互动，同时利用课余时间做好预习、复习、课外书籍阅读等工作，主动与同学开展合作学习，认真完成任课教师布置的课程作业。
五、考核方式及要求
为实现课程教学目标，本门课程考核方式及要求为：出勤率及课堂表现占10%，点到不少于4次，其中缺席2次，按无成绩计算；期中测验1次，测验成绩按20%折算后计入总成绩；课程作业3-4次，按批改成绩10%折算后计入总成绩；期末考试占总成绩的60%。
六、课程内容
第一章：EDA技术概述（授课时间：第四学期第1周）
教学目标：
1、了解EDA技术及发展现状，硬件描述语言；
2、掌握EDA的基本概念及EDA设计流程。教学重点: EDA设计流程、“自顶向下”的设计方法及EDA工具各模块主要功能。教学难点: 设计处理中优化、综合、适配、分割的理解。
学
时：课堂教学2学时，课外自主学习时间不少于1学时 教学方法：讲授法、演示法 主要内容：
1.EDA技术及其发展； 2.硬件描述语言；
3.HDL综合 自顶向下的设计技术； 4.EDA设计流程； 5.常用EDA工具； 6.Quartus II概述。学习方法：小组讨论
课后作业：1-1，1-2，1-3，1-4，课后完成，在下周课前提交。
第二章：EDA设计流程及其工具（授课时间：第四学期第2周）
教学目标：
理解PLD结构原理，熟悉CPLD的结构原理和FPGA的结构原理，掌握 CPLD/FPGA的编程与配置。
教学重点: PLD结构原理。
教学难点: FPGA的查找表逻辑结构原理。
学
时：课堂教学2学时，课外自主学习时间不少于1学时 教学方法：讲授法、演示法 主要内容：
1.PLD的发展历程，PLD分类；
2.PLD结构原理，PLA结构原理，PAL结构原理，GAL结构原理，CPLD的结构原理，FPGA的结构原理，查找表逻辑结构，Cyclone III系列器件的结构原理；
3.PLD产品概述；
4.Altera的FPGA配置方式，CPLD/FPGA的编程与配置，CPLD在系统编程，FPGA配置方式，FPGA专用配置器件，使用单片机配置FPGA。
学习方法：小组讨论
课后作业：2-1，2-2，2-3，2-5，课后完成，在下周课前提交。
第三章：组合电路的VHDL设计（授课时间：第四学期第3-4周）
教学目标：
1.掌握VHDL的基本语法格式； 2.掌握基本组合电路的VHDL设计；
3.熟识VHDL的基本语句；
4.了解VHDL的数据类型转换。教学重点：
VHDL的基本语法格式和基本语句；基本组合电路的VHDL设计。
教学难点：
VHDL中信号定义和数据对象定义，及并行进程之间的关系。
学
时：课堂教学4学时，课外自主学习时间不少于2学时 教学方法：讲授法、演示法 主要内容：
1.多路选择器及其VHDL描述 ；半加器及其VHDL描述 ；选1多路选择器及其VHDL
描述；选1多路选择器及CASE语句表述方式； CASE语句；
2.IEEE库预定义标准逻辑位与矢量 ；其他预定义标准数据类型 ； 信号定义和数据对象 ；并置操作符；4选1多路选择器的VHDL不同描述方式；全加器及其VHDL表述 ；
3.全加器设计及例化语句应用；
4.GENERIC参数定义语句；整数数据类型 ；省略赋值操作符；移位操作符；各类运算操作对数据类型的要求 ；数据类型转换函数； GENERIC参数传递映射语句。
学习方法：小组讨论
课后作业：3-1，3-3，3-5，3-7，3-12，3-20，课后完成，在下周课前提交。
第四章：时序仿真与硬件实现（授课时间：第四学期第5周）
教学目标：
1、掌握 SignalProbe使用方法；
2、掌握引脚锁定与硬件测试。教学重点：
VHDL程序输入与仿真测试；引脚锁定与硬件测试。
教学难点：
仿真测试文件输入及参数设置； 利用属性表述实现引脚锁定。
学
时：课堂教学2学时，课外自主学习时间不少于1学时 教学方法：讲授法、演示法 主要内容：
1.VHDL程序输入与仿真测试；
2.引脚锁定与硬件测试，编译文件下载 ；JTAG间接编程模式； USB-Blaster驱动程序安装方法 ；
3.电路原理图设计流程； 4.SignalProbe使用方法； 5.宏模块逻辑功能查询。
学习方法：小组讨论
课后作业：4-1，4-3，4-6，4-10，4-12，课后完成，在下周课前提交。
第五章： 时序电路的VHDL设计（授课时间：第四学期第6-7周）
教学目标：
1、掌握基本时序元件的VHDL表述；
2、熟识D触发器的VHDL描述；
3、掌握实用计数器的VHDL设计，移位寄存器的VHDL设计。教学重点：
基本时序元件的VHDL表述和VHDL实现时序电路的不同表述。
教学难点：
时序电路与组合电路设计的VHDL不完整条件表述。学
时：课堂教学4学时，课外自主学习时间不少于2学时 教学方法：讲授法、演示法 主要内容：
1.基本时序元件的VHDL表述 1，D触发器的VHDL描述，含异步复位和时钟使能的D触发器及其VHDL表述 1，含同步复位控制的D触发器及其VHDL表述，基本锁存器及其VHDL表述，含清0控制的锁存器及其VHDL表述；
2.VHDL实现时序电路的不同表述，双边沿触发时序电路设计讨论，计数器的VHDL设计，移位寄存器的VHDL设计 ；
3.属性描述与定义语句。学习方法：小组讨论
课后作业：5-2，5-3，5-6，5-19，5-12，课后完成，在下周课前提交。
第六章：Quartus II应用深入（授课时间：第四学期第8周）
教学目标：
1．掌握时序电路硬件设计与仿真； 2．掌握功能块Chip Planner应用； 3．熟识 SignalTap II的使用方法。4．了解Synplify的应用方法。
教学重点：
FPGA硬件测试与仿真，SignalTap II的使用方法及参数设置。
教学难点：
SignalTap II的应用及触发信号等参数设置。
学
时：课堂教学2学时，课外自主学习时间不少于1学时。教学方法：讲授法、演示法 主要内容：
1.时序电路硬件设计与仿真，FPGA硬件测试，SignalTap II的使用方法，编辑SignalTap II的触发信号，Fitter Settings项设置。
2.功能块Chip Planner应用，Chip Planner应用流程说明，Chip Planner说明。3.Synplify的应用及接口方法，Synplify使用流程，Synplify与Quartus II接口。学习方法：小组讨论
课后作业：6-1，6-2，6-3，课后完成，在下周课前提交。
第七章：宏功能模块应用（授课时间：第四学期第9周）
教学目标：
1、掌握创建宏功能模块基本概念；
2、熟识存储器配置文件属性定义和结构设置。教学重点：
LPM 随机存储器的设置和调用，存储器配置文件属性定义和结构设置，In-System Sources and Probes Editor使用方法。
教学难点：
宏功能模块属性定义和结构参数设置，宏功能模块工程创建与仿真测试。
学
时：课堂教学2学时，课外自主学习时间不少于1学时 教学方法：讲授法、演示法 主要内容：
1.计数器LPM模块调用，计数器模块文本的调用与参数设置，创建工程与仿真测试，利用属性控制乘法器的构建，LPM 随机存储器的设置和调用，存储器初始化文件，LPM_RAM的设置和调用，仿真测试RAM宏模块；
2.VHDL的存储器描述及相关属性，存储器配置文件属性定义和结构设置； 3.简易正弦信号发生器设计； 4.NCO核数控振荡器使用方法； 5.DDS信号发生器设计示例。学习方法：小组讨论
课后作业：7-1，7-2，7-3，7-4，课后完成，在下周课前提交。
第八章：VHDL设计深入（授课时间：第四学期第10-11周）
教学目标：
1、掌握VHDL数据对象的概念；
2、掌握VHDL顺序语句与并行语句应用；
3、熟识 VHDL的不同的描述风格。教学重点：
VHDL顺序语句与并行语句的区别及应用，三态门的设计，VHDL的不同的描述风格。教学难点：
基于不完全条件语句的时序电路设计，VHDL并行语句与顺序语句的区别。学
时：课堂教学4学时，课外自主学习时间不少于2学时 教学方法：讲授法、演示法 主要内容：
1.数据对象，常数，变量，信号，进程中的信号赋值与变量赋值；
2.含高阻输出的电路设计，三态门设计，双向端口的设计方法，三态总线电路设计； 3.顺序语句归纳，并行赋值语句讨论； 4.VHDL的描述风格。学习方法：小组讨论
课后作业：8-1，8-2，8-4，,8-5，8-7，课后完成，在下周课前提交。
第十章： VHDL有限状态机设计（授课时间：第四学期第12周）
教学目标：
1、掌握 VHDL状态机的一般形式及基本概念；
2、掌握Moore型有限状态机的设计；
3、掌握Mealy型有限状态机的设计；
4、了解 借助EDA优化控制工具生成安全状态机。教学重点：
Moore型有限状态机的设计，Mealy型有限状态机的设计。
教学难点：
多进程结构状态机设计及状态机编码选择。
学
时：课堂教学2学时，课外自主学习时间不少于1学时 教学方法：讲授法、演示法 主要内容：
1.VHDL状态机的一般形式，状态机的一般结构，状态机设计初始约束与表述； 2.Moore型有限状态机的设计，多进程结构状态机，序列检测器之状态机设计； 3.Mealy型有限状态机的设计，状态编码，状态编码设置，安全状态机设计； 4.借助EDA优化控制工具生成安全状态机；
5.硬件数字技术排除毛刺，延时方式，逻辑方式去毛刺，定时方式去毛刺。学习方法：小组讨论
课后作业：10-1，10-2，课后完成。
