VHDL100进制计数器_vhdl100进制计数器

其他范文 时间:2020-02-28 05:31:58 收藏本文下载本文
【www.daodoc.com - 其他范文】

VHDL100进制计数器由刀豆文库小编整理,希望给你工作、学习、生活带来方便,猜你可能喜欢“vhdl100进制计数器”。

ibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cdu100 is

port(CLK:in std_logic;

Q:inout std_logic_vector(7 downto 0);

COUT:out std_logic);end cdu100;architecture three of cdu100 is signal cout1,cout2:std_logic_vector(3 downto 0);begin

Q

then if(cout2=9 and cout1=9)then cout2

else if(cout1=9)then cout2

else cout2

end if;

end if;end if;if(cout2=9 and cout1=9)then COUT

下载VHDL100进制计数器word格式文档
下载VHDL100进制计数器.doc
将本文档下载到自己电脑,方便修改和收藏。
点此处下载文档

文档为doc格式

    热门文章
      整站推荐
        点击下载本文