计算机组成原理本科生期末试卷由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“计算机组成原理期末题”。
本科生期末试卷
（一）一、选择题（每小题1分，共15分）
1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B）计算机。
A并行B冯·诺依曼C智能D串行
2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（A）。
A-(231-1)B-(230-1)C-(231+1)D-(230+1)
3以下有关运算器的描述，（C）是正确的。
A只做加法运算
B只做算术运算
C算术运算与逻辑运算
D只做逻辑运算
4EEPROM是指（D）。
A读写存储器B只读存储器
C闪速存储器D电擦除可编程只读存储器
5常用的虚拟存储系统由（B）两级存储器组成，其中辅存是大容量的磁表面存储器。
Acache-主存B主存-辅存Ccache-辅存D通用寄存器-cache
6RISC访内指令中，操作数的物理位置一般安排在（D）。
A栈顶和次栈顶
B两个主存单元
C一个主存单元和一个通用寄存器
D两个通用寄存器
7当前的CPU由（B）组成。
A控制器
B控制器、运算器、cache
C运算器、主存
D控制器、ALU、主存
8流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（D）。
A具备同等水平
B不具备同等水平
C小于前者
D大于前者
9在集中式总线仲裁中，（A）方式响应时间最快。
A独立请求B计数器定时查询C菊花链
10CPU中跟踪指令后继地址的寄存器是（C）。
A地址寄存器B指令计数器
C程序计数器D指令寄存器
11从信息流的传输速度来看，（A）系统工作效率最低。
A单总线B双总线
C三总线D多总线
12单级中断系统中，CPU一旦响应中断，立即关闭（C）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A中断允许B中断请求
C中断屏蔽DDMA请求
13安腾处理机的典型指令格式为（B）位。
A32位B64位C41位D48位
14下面操作中应该由特权指令完成的是（B）。
A设置定时器的初值
B从用户模式切换到管理员模式
C开定时器中断
D关中断
15下列各项中，不属于安腾体系结构基本特征的是（D）。
A超长指令字
B显式并行指令计算
C推断执行
D超线程
二、填空题（每小题2分，共20分）
1字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCll）码。
2按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。
3双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。
4虚拟存储器分为页式、（段）式、（段页）式三种。5安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，还有3个7位的（通用寄存器或浮点寄存器。）字段，它们用于指定（）2个源操作数和1个目标操作数的地址。
6CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（CPU周期）来表示。
7安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（推断寄存器）和8个（分支寄存器）。
8衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。
9DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者适用于高速设备，后者适用于慢速设备。
1064位处理机的两种典型体系结构是（英特尔64体系结构）和（安腾体系结构）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）
1CPU中有哪几类主要寄存器，用一句话回答其功能。
1数据缓冲寄存器暂时存放ALU的运算结果指令寄存器保存当前正在执行的一条指令程序计数器保证程序连续的执行数据地址寄存器保存当前CPU所访问的数据cache存储器中的单元地址 5 通用寄存器为ALU提供一个工作区
6状态寄存器保存有算术指令和逻辑指令运算或测试的结果建立的各种条件代码
2指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。
数据，内存中存在的都是数据没有指令，内存本身就是为了缓解处理器的高速和硬盘的低速之间的缓冲，因此全是数据，指令是存在缓存中的，另外指令还存在于专门的寄存器中，因此是不会存在在内存里的。
四、计算题（10分）
设x=-15，y=+13，数据用补码表示，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。
五、证明题（12分）
用定量分析方法证明多模块交叉存储器带宽大于顺序存储器带宽。
1）存储器模块字长等于数据总线宽度；
（2）模块存取一个字的存储周期等于T；
（3）总线传送周期为τ；
（4）交叉存储器的交叉模块数为m.。
交叉存储器为了实现流水线方式存储，即每经过τ时间延迟后启动下一模快，应满足 T = mτ,(1)
交叉存储器要求其模快数≥m,以保证启动某模快后经过mτ时间后再次启动该模快时，它的上次存取操作已经完成。这样连续读取m个字所需要时间为
t1 = T +(m – 1)τ= mτ+ mτ–τ=(2m – 1)τ(2)
故存储器带宽为W1 = 1/t1 = 1/(2m-1)τ(3)
而顺序方式存储器连续读取m个字所需时间为
t2 = mT = m2×τ(4)
存储器带宽为W2 = 1/t2 = 1/m2×τ(5)
比较(3)和(5)式可知，交叉存储器带宽W1 大于顺序存储器带宽W2。
