通信原理课程设计指导书(新)(DOC)由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“通信原理课程设计新”。
实 验 指 导 书
一、通信原理课程实训的目的1、掌握咏冲编码调制与解调的原理。
2、掌握脉冲编码调制与解调系统的动态范围和频率特性的定义及测置方法。
3、了解脉冲编码调制信号的频谱特性。
4、了解大规模集成电路TP3067的使用方法。
二、通信原理课程实训的内容
通信原理课程实训的内容包括PCM电路图的绘制与PCM电路板的调试与制作两个方面。
1、PCM原理讲解（一天）
2、通信原理PCM电路原理图的绘制与电路板的设计（一天）
3、PCM电路的安装与测试（二天）
4、撰写课程设计论文与答辩（一天）
三、通信原理课程实训的成绩评定
PCM电路图的绘制与PCM电路板的上芯片资料部分的成绩占总成绩的30%，PCM电路的制作与调试部分的成绩占总成绩的30%，课程实训说明书的撰写水平和答辩成绩占总成绩的40%，三部分成绩综合为总成绩。总成绩按优秀、良好、中等、及格与不及格五个等级评定。
成绩评定的依据：
1、实训方案的正确性与合理性；
2、元件的计算与选择的正确性；
3、PCM电路安装与调试能力；
4、课题的完成情况；
5、课程实训过程中的学习态度、工作作风与合作精神。
6、课程实训说明书的撰写水平和答辩成绩；
第一部分 PCM编解码原理
模拟信号进行抽样后，其抽样值还是随信号幅度连续变化的，当这些连续变化的抽样值通过有噪声的信道传输时，接收端就不能列所发送的抽样准确地估值。如果发
样、量化、编码，最后得到PCM编码信号。在单路编译码器中，经变换后的PCM码是在一个时隙中被发送出去的，在其他的时隙中编译码器是没有输出的，即对一个单路编译码器来说，它在一个PCM帧(32个时隙)里，只在一个特定的时隙中发送编码信号。同样，译码电路也只是在一个特定的时隙（此时隙应与发送时隙相同，否则接收不到PCM编码信号）里才从外部接收PCM编码信号，然后进行译码，经过带通滤波器、放大器后输出。具体电路图如图2-1所示。
图2-1 脉冲编码调制电路图
下面对PCM编译码专用集成电路TP3067芯片做一些简单的介绍。图2-2为TP3067的内部结构方框图，图2-3是TP3067的管脚排列图。
(6)Vcc:正电源引脚，Vcc-+5V+5%(7)FSR:接收帧同步脉冲，它启动BCLKR，于是PCM数据移入DR，FSR为8KHz脉冲序列。
(8)DR：接收数据帧输入。PCM数据随着FSR前沿移入DR。
(9)BCLKR/CLKSESL:在FSR的前沿把输入移入DR时位时钟，其频率可以从64KHz至2.048MHz。另一方面它也可能是一个逻辑输入，以此为在同步模式中的主时钟选择频率1.536MHz、1544MHz或2.048MHz，BCLKR用在发送和接收两个方向。
(10)MCLKR/PDN:接收主时钟，其频率可以为1.536MHz、1.544MHz或2.048MHz。它允许与MCLKx异步，但为了取得最佳性能应当与MCLKx同步，当MCLKR连续连在低电位时，CLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。
(11)MCLKx:发送主时钟，其频率可以是1.536MHz、1.544MHz或2.048MHz，它允 许与MCLKR异步，同步工作能实现最佳性能。
(12)BCLKx:把PCM数据从Dx上移出的位时钟，其频率可以从64KHz至2.048MHz，但必须与MCLKx同步。
(13)Dx:由FSx启动的三态PCM数据输出。
(14)FSx:发送帧同步脉冲输入，它启动BCLKx并使Dx上PCM数据移出到Dx上。(15)TSx：开漏输出。在编码器时隙内为低脉冲。
(16)ANLB:模拟环路控制输入，在正常工作时必须置为逻辑“O”，当拉到逻辑“l” 时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的VPO+输出连接。
(17)GSx:发送输入放大器的模拟输出，用来在外部调节增益。(18)VFxl-:发送输入放大器的倒相输入。(19)VFxIT:发送输入放大器的非倒相输入。(20)VBB:负电源引脚，VBB=-5V+5%。
③异步工作
在异步工作状态中，发送和接收时钟必须独立设置，MCLK和MCLR必须为2.048MHz，只要把静态逻辑电平加到MCLKx/PDN引脚上，就能实现这一点。FSx启动每个编码周期而且必须与MCLKx和BCLKx保持同步。FSR启动每一个译码周期而且必须与BCLKR同步。BCLKR必须为时钟信号。列于表8-4中的逻辑电平对于异步模式是不成立的。BCLKx和BCLKR工作频率可从64KHz变到2.048MHz。④短帧同步工作
COMBO既可以用短帧，也可以用长帧同步脉冲，在加电开始时，器件采用短帧模式。在这种模式中，FSx和FSr这两个帧同步脉冲的长度均为一个位时钟周期。在BCLKx的下降边沿当FSx为高时，BCLKx的下一个上升边沿可启动输出符号位的三态输出Dx的缓冲器，紧随其后的7个上升边沿以时钟送出剩余的7个位，而下一个下降边沿则阻止Dx输出。在BCLKR的下降边沿当FSr为高时(BCLKx在同步模式)，其下一个的下降边沿将锁住符号位，跟随其后的7个下降边沿锁住剩余的7个保留位。⑤长帧同步工作
为了应用长帧模式，FSx和FSr这两个帧同步脉冲的长度等于或大于位时钟周期的三倍。在64KHZ工作状态中，帧同步脉冲至少要在160ns内保持低电位。随着FSx或BCLKx的上升沿（无论哪一个先到）来到，Dx三态输出缓冲器启动，于是被时钟移出的第一比特为符号位，以后到来的BCLKx的7个上升沿以时钟移出剩余的7位码。随着第8个上升沿或FSx变低（无论哪一个后发生），Dx输出由BCLKx的下降沿来阻塞，在以后8个BCLKR的下降沿(BCLKR)，接收帧同步脉冲FSR的上升沿将锁住DR的PCM数据。⑥发送部件
发送部件的输入端为一个运算放大器，并配有两个调整增益的外接电阻。在低噪声和宽频带条件下，整个音频通带内的增益可达20dB以上。该运算放大器驱动一个增益为l的滤波器（由RC有源前置滤波器组成），后面跟随一个时钟频率为256KHz的8阶开关电容带通滤波器。该滤波器的输出直接驱动编码器的抽样保持电路。在制造中配入一个精密电压基准，以便提供额定峰值为2.5V的输入过载(tmax)。FSx帧同步脉冲控制滤波器输出的抽样，然后逐次逼近的编码周期就开始。8位码装入缓冲器
（4）将信号源模块产生的正弦波信号(频率2.5KH，峰一峰值为3V)从点“S-IN”输入模拟信号数字化模块，将信号源模块的信号输出点“64K”、“8K”“BS”分别与 模拟信号数字化模块的信号输入点“CLKB-IN”、“FRAMB-IN”、“2048K-IN” 连接，观察信号输出点“PCMB-OUT”的波形。将该点的信号送入频谱分析模块，观察该点信号的频谱，记录下来。
（5）连接“CLKB-IN”和“CLK2-IN”，“FRAMB-IN”和“FRAM2-IN”，连接信号输 出点“PCMB-OUT”和信号输入点“PCM2-IN”，观察信号输出点“OUT”的波形。将该点的信号送入频谱分析模块，观察该点信号的频谱，记录下来。
（6）改变输入正弦信号的幅度，使其峰，峰值分别等于和大于5V（若幅度无法达到5V，可将输入正弦信号先通过信号源模块的模拟信号放大通道，再送入模拟信号数字化模块），将示波器探头分别接在信号输出点“OUT”、“PCMB-OUT”上，观察满 载和过载时的脉冲幅度调制和解调波形，记录下来（应可观察到，当输入正弦波信号幅度大于5V时，PCM解码信号中带有明显的噪声）。
（7）改变输入正弦信号的频率，使其频率分别大于3400Hz或小于300Hz，观察点“OUT”、“PCMB-OUT”，记录下来（应可观察到，当输入正弦波的频率大于3400Hz或小于300Hz时，PCM解码信号幅度急剧减小）。
（8）用单放机或音频信号发生器的输出信号代替信号源模块的正弦波，从点“S-IN”输 入模拟信号数字化模块，重复上述操作和观察并记录下来。（可选）
（9）将信号输出点“OUT”输出的信号引入终端模块，用耳机听还原出来的声音，与单放机直接输出的声音比较，判断该通信系统性能的优劣。（可选）
4、输入、输出点参考说明
（1）输入点参考说明
2048K-IN：PCM所需时钟输入点。S-IN：模拟信号输入点（基带信号）。CLKB-IN：PCM编码所需时钟输入点。FRAMB-IN：PCM编码帧同步信号输入点。
