ASIC设计流程2020-02-28

1.使用语言：VHDL/verilog HDL2.各阶段典型软件介绍：输入工具：Summit ,ultraeditSummit公司,ultraedit仿真工具：VCS, VSSSynopsys 公司综合器：DesignCompile, BC Compil...